Podatność w procesorach Arm z rodzin Cortex-A i Neoverse pozwala na obejście translacji Stage-2 oraz ochrony Granule Protection Table (GPT) poprzez wykorzystanie mechanizmu Hardware Page Aggregation (HPA). Jest to krytyczna luka, ponieważ może umożliwić nieuprzywilejowanemu atakującemu zdalnie naruszenie izolacji pamięci chronionej przez hiperwizor lub Trusted Execution Environment.
▸ Pokaż oryginał (EN)
Use of Hardware Page Aggregation (HPA) and Stage-1 and/or Stage-2 translation on Cortex-A77, Cortex-A78, Cortex-A78C, Cortex-A78AE, Cortex-A710, Cortex-X1, Cortex-X1C, Cortex-X2, Cortex-X3, Cortex-X4, Cortex-X925, Neoverse V1, Neoverse V2, Neoverse V3, Neoverse V3AE, Neoverse N2 may permit bypass of Stage-2 translation and/or GPT protection.
Mechanizm Hardware Page Aggregation (HPA) służy do łączenia wielu małych stron pamięci w większe bloki w celu optymalizacji wydajności translacji adresów. W połączeniu z translacją Stage-1 i/lub Stage-2, stosowaną w środowiskach zwirtualizowanych do izolacji pamięci gościa od hosta, HPA może zostać użyty w sposób prowadzący do pominięcia weryfikacji Stage-2 lub ochrony GPT. Granule Protection Table (GPT) jest mechanizmem chroniącym określone obszary pamięci przed dostępem z niższych poziomów uprzywilejowania, takich jak normalny świat systemu operacyjnego. Błędna interakcja HPA z tymi mechanizmami translacji pozwala na dostęp do obszarów pamięci, które powinny być chronione.
Atakujący może uzyskać nieautoryzowany dostęp do chronionych obszarów pamięci, potencjalnie naruszając poufność, integralność i dostępność danych, w tym danych przetwarzanych przez hiperwizor lub Trusted Execution Environment (TEE). Może to prowadzić do przełamania izolacji maszyn wirtualnych lub obejścia mechanizmów bezpieczeństwa systemu.
Należy zastosować patche dostępne u producenta zgodnie z referencjami opublikowanymi przez Arm Security Center pod adresem https://developer.arm.com/Arm%20Security%20Center/Arm%20CPU%20Vulnerability%20CVE-2024-5660. Producenci urządzeń OEM bazujący na wymienionych rdzeniach powinni dostarczyć odpowiednie aktualizacje firmware. Należy śledzić komunikaty bezpieczeństwa dostawców systemów operacyjnych i platform wirtualizacyjnych korzystających z tych procesorów.
Procesory Arm: Cortex-A77, Cortex-A78, Cortex-A78C, Cortex-A78AE, Cortex-A710, Cortex-X1, Cortex-X1C, Cortex-X2, Cortex-X3, Cortex-X4, Cortex-X925, Neoverse V1, Neoverse V2, Neoverse V3, Neoverse V3AE, Neoverse N2 — konkretne wersje firmware wskazane w referencjach producenta
Podatność dotyczy mechanizmów sprzętowych (silicon-level), co oznacza, że mitygacja może wymagać aktualizacji firmware/mikrokodu dystrybuowanego przez producentów urządzeń końcowych lub dostawców chmury obliczeniowej wykorzystujących wymienione rdzenie Arm. Środowiska wirtualizacji i chmury obliczeniowej oparte na tych procesorach są szczególnie narażone ze względu na zależność od Stage-2 translation w izolacji najemców.
CVSS:3.1/AV:N/AC:L/PR:N/UI:N/S:U/C:H/I:H/A:HArm Cortex A710
HWArmwszystkie wersjeArm Cortex A710 Firmware
OSArmwszystkie wersjeArm Cortex A77
HWArmwszystkie wersjeArm Cortex A77 Firmware
OSArmwszystkie wersjeArm Cortex A78
HWArmwszystkie wersjeArm Cortex A78ae
HWArmwszystkie wersjeArm Cortex A78ae Firmware
OSArmwszystkie wersjeArm Cortex A78c
HWArmwszystkie wersjeArm Cortex A78c Firmware
OSArmwszystkie wersjeArm Cortex A78 Firmware
OSArmwszystkie wersjeArm Cortex X1
HWArmwszystkie wersjeArm Cortex X1c
HWArmwszystkie wersjeArm Cortex X1c Firmware
OSArmwszystkie wersjeArm Cortex X1 Firmware
OSArmwszystkie wersjeArm Cortex X2
HWArmwszystkie wersjeArm Cortex X2 Firmware
OSArmwszystkie wersjeArm Cortex X3
HWArmwszystkie wersjeArm Cortex X3 Firmware
OSArmwszystkie wersjeArm Cortex X4
HWArmwszystkie wersjeArm Cortex X4 Firmware
OSArmwszystkie wersjeArm Cortex X925
HWArmwszystkie wersjeArm Cortex X925 Firmware
OSArmwszystkie wersjeArm Neoverse N2
HWArmwszystkie wersjeArm Neoverse N2 Firmware
OSArmwszystkie wersjeArm Neoverse V1
HWArmwszystkie wersjeArm Neoverse V1 Firmware
OSArmwszystkie wersjeArm Neoverse V2
HWArmwszystkie wersjeArm Neoverse V2 Firmware
OSArmwszystkie wersjeArm Neoverse V3
HWArmwszystkie wersjeArm Neoverse V3ae
HWArmwszystkie wersje
Powiązane podatności
In certain Arm CPUs, a CPP RCTX instruction executed on one Processing Element (PE) may inhibit TLB invalidati...
The AES instructions on the ARMv8 platform do not have an algorithm that is "intrinsically resistant" to side-...
An unprivileged context can trigger a data memory-dependent prefetch engine to fetch the contents of a privile...
Cortex-A77 cores (r0p0 and r1p0) are affected by erratum 1508412 where software, under certain circumstances, ...
Certain Arm Cortex and Neoverse processors through 2022-03-08 do not properly restrict cache speculation, aka ...